TR 회로 해석  -  2007. 12. 3. 19:45


 


트랜지스터

  트랜지스터는 기본적으로는 전류를 증폭할 수 있는 부품이다.
   아날로그 회로에서는 매우 많은 종류의 트랜지스터가 사용되지만, 디지털 회로에서는 ON/OFF의 신호를 취급하기 때문에 트랜지스터의 증폭 특성 차이는 문제가 되지 않는다. 디지털 회로에서 트랜지스터를 사용하는 경우는 릴레이나, LED를 제어하는 경우 등이다.
   회로 기호는 PNP 타입은 , NPN 타입은 으로 표시한다
.


     트랜지스터는 반도체의 조합에 따라 PNP 타입과 NPN 타입이 있다.    
    그리고, 트랜지스터는 용도와 상기의 타입에 따라 다음과 같은 명칭이 붙여진다.

        2SA×××      -  PNP 타입의 고주파용
         2SB×××      -  PNP 타입의 저주파용
         2SC×××      -  NPN 타입의 고주파용
         2SD×××      -  NPN 타입의 저주파용

     PNP 타입과 NPN 타입에서는 전류의 방향이 다르다.
     NPN 타입 - 마이너스 전압측을 접지로, 플러스 전압측을 전원으로 하는 회로



  hre(작다), hoe(크다)는 등가 회로에서 무시할 수 있다.

< Symbol과  등가회로 >

   전기적 특성 - (예 : 2SC1815, 2SD880)


2SC1815

2SD880

 VCEO (V)

50

60

 IC (mA)

150

3A

 PC (mW)

400

30W

 hFE

70~700

60~300

 fT(㎒)

80

3


       VCEO : 베이스(B)를 오픈했을 때에 컬렉터(C)와 이미터(E)에 걸리는 최대전압.
               (단순히 VCE로 표시하는 경우도 있다)

        IC  : 최대 컬렉터(C) 전류.

        PC : 주위온도(Ta)=25℃에서 연속해서 소비시킬 수 있는 최대 컬렉터(C) 손실(방열기 없음)

        hFE: 이미터(E) 접지에서의 직류에 대한 전류증폭률(IC÷IB).

        fT   : 주파수를 높여가면 증폭 능력이 저하하는데, 베이스 전류(IB)와 컬렉터 전류(IC)가 같아지는                주파수.[직류증폭을 할 수 없게 되는 주파수(트랜지션 주파수)]

 1.  에미터 공통 증폭기


1.1.   BJT의 콜렉터 특성


콜렉터 특성은 BJT를 이용한 회로를 설계하거나 해석하는 경우, 대신호 증폭기 (Large signal amplifier)를 설계할 때 매우 유용하며, 소신호 증폭기 (Small signal amplifier) 설계시 필요한 주요 파라메터를 추출할 수 있다.

   그림은 BJT의 전형적인 콜렉터 특성곡선을 나타낸다.   BJT의 전류 증폭률(β)은 특성 곡선상에서 다음의 식을 이용하여 구할 수 있다.

전류증폭률(β) =


  1.2. 에미터 공통 bias 회로
      에미터 공통 증폭기는 가장 많이 쓰이는 구조이며, 여러 가지 방법으로 bias 가능하다.
      하지만 bias 방법에 따라 효율적이기도 하고 그렇지 못한 경우도 있다.
      Bias의 안정도(stability)는 동작점( Operating point )의 주위 환경의 변화에 대한 민감도(sensitivity)를       나타내는 것으로, 특히 주위 온도에 대한 안정성이 크게 문제가 된다.  

<Fixed bias, FeedBack bias, Voltage-Divider bias 회로도>

   1.2.1.  Fixed bias 회로
      가장 간단한 구조 - 설계가 용이하나, 안정도가 매우 떨어진다.
       Bias 회로 설계에 필요한 식은

               

   1.2.2. Feedback bias 회로
      Fixed bias의 단점인 불안정성을 보완하기 위하여 콜렉터와 베이스간에 궤환을 걸어 사용하고 있다.        DC해석을 하면
                             
      그러므로
                             
       에 의하여 Q point를 구할 수 있다.
       DC bias를 설계 할 경우 Vcc는 고정을 하고 Rc 및 Rb 를 선택하여 원하는 Q-point를 얻을 수 있다.

   1.2.3. Voltage divider bias 회로
      beta independent bias회로라고 하며, 매우 안정된 bias를 제공한다.
       주위환경 가운데 온도가 BJT에 크게 영향을 주며 이에 따라 β가 크게 변한다.
        Voltage divider bias는 β가 크게 변해도 operating point에는 거의 영향을 미치지 않는데 이는         에미터 저항의 궤환효과 때문이다.
                                 

                                 
 


2.  베이스 접지 증폭기(common-base amplifier)

     베이스 접지 증폭기는 에미터로 신호가 입력되고 컬렉터고 출력된다. (보통 radio-주파수증폭기로 사용)
     베이스 접지증폭기는 선형구간에서의 작동을 위하여
베이스-컬렉터간에는 역전압이 인가되어야 한다.  
     Vee는 에미터-베이스간에 순방향바이어스로 인가되고,

     Vcc는 Collector에 역전압을 인가하기 위해 +, Emitter에는 -bias 전압이 인가되어야 한다.



     입력 신호는 에미터와 베이스 사이에 인가되고 입력 전류는 CE 회로의 Ib대신 Ie가 된다.  
      의 관계가 성립되고 이므로
                                         
     이에 따라 를  CE 파라미터로 표현된 동일한 양으로 대체하고 회로가 그림처럼 변화된다.

     정의에 의해                          
     또한  

               

     CB 회로에 대한 전달 콘덕턴스는 CE 회로와 같은 크기를 갖는다.
     
Vbe 대신 Veb를 이용하면 부호가 바뀐다.
     그림의 회로로부터 이고 출력 전압은
      이고 이므로 CB 회로의 전압 이득은
                                   
      CB 회로에는 전압 이득에 위상 편이가 없다. 위의 관계식으로부터 전류 이득은 다음과 같다.
                               
      근사식은 분모의 1을 작은 값이라 가정하면 얻어진다. 전류 이득에는 180°의 위상 편이가 있다.
 
      포트 1, 1에서의 입력 저항은
                             
     으로 근사할 수 있는데 이 값은 작은 저항값이다.

      포트 2, 2에서의 출력 저항을 구하기 위해 독립 전원Vi  = 0으로 만들어 종속 전원 gm을 개방 회로로       만든다. 이 포트의 저항은 이고 이 값은 보통 1ΜΩ을 초과한다. 이 값은       상당히 크므로 무시된다.

     전력 이득은
                             
      전류 이득은 1에 가깝지만 1보다는 작고, 전압 이득은 위상 편이없이 CE의 값과 똑같다.
      이 회로의 주된 잇점은 임피던스 전달 특성인데 이에 의해 임피던스가 작은 전원이 저항이 큰 부하에       전력 매칭될 수 있다.
      이 회로는 저압 시스템으로부터 고압 시스템으로 물이 흐르도록 하는 펌프처럼 동작한다.


3. Emitter Follower - 출력단 Amp

 

       - 입력 Impedance 크다.
                
       
- 출력 Impedance 작다. -
               
      
-  Impedance Matching 용으로 사용한다.
                EX) Amp1의 출력 Impedance=∞, Amp2의 입력 Impedance=0라 할 때,
                   입력이 ∞이고, 출력이 0인 Emitter-Follower를 Amp1과 Amp2사이에 삽입한다.

     - 컬렉터 접지증폭기 또는 Emitter Follower라고 한다. 입력 루프에 대해 전압 방정식을 쓰면
                                                 (1)
          입력 신호
Vi 을 Vbe 보다 크게 하면
                                                                  (2)
          이고 출력 전압은 거의 입력 전압과 같다. 출력전압은 입력전압을 따른다.
          전압 이득
Vo /Vi 는 1보다 작지만 크기가 1과 거의 같다.

       - 위 그림은  B, C, E 단자 사이에 트랜지스터의 gm모델을 넣어 얻게 된 것이다.
          에미터 회로의 부하로부터
                                       (3)

          입력회로에서 이고 이 식들을 식 (1)에 대입하면
                                                   (4)    

          증폭기의 입력 저항은 을 가정하면
                                         (5)
          저항
Ri 는 트랜지스터만의 hie에 비해 상당히 크다.

         
전류 이득은 부하 전류로부터 구해진다.
                                                  (6), (7)

         
전압 이득은 식 (5)에서 구한 와 함께 식 (7)의 일반식을 이용해 구할 수 있다.
                   

         
전력 이득
                         

          포트 2, 2에서의 출력 저항은 독립 전원 Vi  = 0으로 하고 부하 RL위치에 Vo를 삽입하여 만들어
          구한다. 출력 포트에서의 회로는 다음과 같다.

 

      - 위 회로에서
                                                  
                                     
          이 값은 트랜지스터의
hie보다 작은 양이다.

       
- 에미터 폴로워는 저저항 부하에 전력 매칭하며 높은 입력 저항을 제공하는 단위 이득 임피던스
         변성기이다. 이것은 CB회로와 반대되는 동작이다.  


< Emitter Follower Output Stage>


               
Q1 - Common Collector Amp
               
Q3 - Emitter Registance = Re - Active Load
               
Q2, Q3 - Current mirror
              
RL//RE : RL이 크면 상관 없지만, 작으면 감소한다.
                            
                      
               
RL이 Short되면 TR이 파손되고, → IC파괴된다. → Short-Circuit Protection이 있다.

 

4. Push-Pull BJT Amplifier - Class B Amp

< 회로 및 TR 동작 파형>

 < 입출력 특성 >

          - Q1, Q2는 극성이 다르고, 특성은 동일하다.
        - Q1, Q2는 입력 전압(Vin) 극성에 따라 교대로 동작한다.
        -  +Vin일 경우 Q1-on, Q2-off
           -Vin일 경우 Q1-off, Q2-on
        - 효율이 크고, 대전력용에 적합하다.
        - Crossover Distortion 발생한다.
        - 우수고조파(제2고조파) 제거
        -  IC에서 출력 회로로 이용된다.         



< Crossover를 제거한 Push-Pull Amplifier - Class AB Amp >

        - Q1, Q2는 Push-Pull Amplifier.
        - Q3, Q4는 Bias Stablility 확보
        - Q5, Q6는 정전류원으로 일정 전류를 공급한다.
                        회로전체 안정성 확보하고, Q3, Q4를 안정화 시킨다.
        - 점선 타원은 미리 0.7V를 Bias 해준다.
        - 
           IC3 × RD3 = VBE1 = 0.7V,       IC4 × RD4 = VBE2 = 0.7V
           항상 0.7V가 Base-Emitterrks에 인가되어 있으므로, 입력에 대하여 바로 동작한다.
        - IC3VBE1, VBE3에 영향을 주고, IC4VBE2, VBE4에 영향을 준다.
        - Q3Q4는 Diode와 같다. 전압분배방식(Voltage Divide 방식)으로도 Bias 가능하다.


5. Differential BJT Amplifier - 차동증폭기

     IC 설계에 유용한 직접결합증폭기 중 가장 우수한 것이 차동증폭기(Differential amplifier)이며 이 증폭기는 연산증폭기의 입력단에 사용된다. 신호는 차동증폭기에 의해 증폭된 후 중간단에서 더욱 큰 전압이득을 가진다. 연산증폭기의 최종단은 대체로 B급 푸시풀 에미터폴로워이다. 이것은 전력이득, 저출력 임피던스를 제공한다.


<그림 1, 2, 3 - 차동 증폭기 >

    1. 일반적인 회로 - [그림1] 차동증폭기의 기본형.

         두개의 입력 V1과 V2를 가지며, 결합 커패시터와 바이패스 커패시터가 없기 때문에 입력신호의 주파수는 0Hz, 즉 직류까지 증폭이 가능하다. 출력전압 Vout는 콜렉터 사이의 전압이다.
        이상적으로 이 회로는 동일한 특성의 트랜지스터와 콜렉터 저항을 가지는 대칭구조이므로 출력전압은 두 입력전압이 동일할 때 0이 된다. V1이 V2보다 작으면 출력전압은 그 반대의 극성을 갖는다.


     
2. 연산증폭기 IC에 사용되는 회로 - [그림2] 연산증폭기에 사용되는 차동증폭기를 변형한 회로.

         
V1이 증가할 때 왼쪽 트랜지스터의 에미터 전류가 증가한다.
           
Re 상단의 전압을 증가시켜 우측 TR의 Vbe의 감소를 초래한다.
               
→(우측 트랜지스터의 Vbe 가 감소)는 이 TR의 콜렉터 전류가 감소한다는 의미이고
               
출력전압의 증가를 가져온다.
                    V1을 비반전입력
(noninverting input)이라 부르는 이유이고, 출력전압은 V1과 동상이다.

         한편 입력
V2가 증가하면 우측 TR의 콜렉터 전류를 증가시켜 출력전압이 감소된다.
           
입력 전압 V2를 반전입력(inverting input)이라 부르는 이유이며,
                이때 출력전압은 V2 와 180°의 위상차를 가진다.

     3. 꼬리전류(Tail Current) - [그림3] 베이스저항을 갖는 차동증폭기
         이 회로의 에미터 저항에 흐르는 전류를 꼬리전류라 한다.
         두 TR의 특성이 동일하면 이 꼬리전류는 Q1과 Q2 사이에서 동일하게 흐르며
         꼬리전류가 주어지면 각각의 TR를 흐르는 전류를 2로 나누어 구할 수 있다.

        - 꼬리전류는우선 Re 양단의 전압을 구한 후, Ohm 의 법칙을 이용하여 구하면 된다.

                         

        - 정확한 제2근사 꼬리전류의 값을 구하기 위해선 Vbe 의 전압강하를 포함시키면 된다.

                           

          실리콘 트랜지스터의 Vbe 는 0.7V 이므로 에미터 공급전압에 0.7V를 포함시켜 계산하면  이상적인 전류값에 비해 약 5%의 감소를 나타낸다.  완벽한 꼬리전류의 값을 구하려면 베이스저항의 효과를 포함시킨 다음의 식을 이용하면 된다.

                       

          여기에서, 부가적으로 수정된 것이  인데, 이 식은 에미터와 베이스 경로에서 루프 방정식을 세워 유도할 수 있다.


< Emitter Couple Pair Differential Amplifier >

        두 개의 TR은 같은 특성의 소자로 평형시켜서 사용.
          
- 출력전압 Vo는 두 입력 차에 비례한다.
                                → ( ) 안은 차분신호
          
- 온도변화, 동상 잡은 신호를 자동 제거한다.
          
- -VEE는 클수록 효과는 좋지만, 양단 전력 소모가 커진다. 전압강하로 인해서....
          
- REE - 차동신호 증촉기의 동작을 예민하게 한다.
                    - 입력 Impedance를 증가하면 피측정회로에 영향을 주지 않는다.
                    - 클수록 출력의 변화가 빨라진다.

                       
                               
(  )

        ▣ Q1, Q2는 차동증폭기 - (Q1: 비반전 입력으로 출력되고, Q2: 반전 입력으로 출력된다.
            Q3, Q4는 정전류 회로(Current Mirror) - Q4에 일정전류가 흐른다.
            Q3는 Diode와 같다.
       
-  Q1의 콜렉터와 접지 사이에 나타나는 증폭된 신호 Vout1은
               
 입력신호에 대해 180도의 위상차를 갖고,
           Q2에서는 콜렉터와 접지사이의 양방향으로 가는 정현파 Vout2로 나타난다.

           V1과 V2의 크기가 같으므로 출력 파형은 크기는 같고 위상이 180도 다르게 나타난다.
           Q1의 입력은 비반전 입력이고, Q2의 입력은 반전입력이 된다..


6. Current Mirror - 정전류원

      차동증폭기의 특성을 개선하는 한 방법으로 그 전압이득과 동상신호제거비를 증가시키는 방법이 있다. [그림1]에서 저항을 흐르는 전류 IR = (VCC - VBE) / R 이다. 외부 다이오드와 에미터 다이오드는 동일한 전류-전압의 특성곡선을 갖는다고 가정할 때 외부다이오드와 에미터다이오드는 병렬이기 때문에 동일한 전압을 가진다. 곡선이 동일하기 때문에 동일한 값의 전류를 가진다. 이것은 트랜지스터의 콜렉터전류가 다이오드를 흐르는 전류와 같다.


[그림 1]                                   [그림 2]            

        - [그림 1]에서 저항을 흐르는 전류는 다음과 같이 주어진다.
                                  

           외부 다이오드와 에미터 다이오드는 동일한 전류-전압의 특성곡선을 갖는다고 가정하면,
           
외부 Diode와 Emitter Diode는 병렬이기 때문에 동일한 전압을 가진다.
               또 이들의 곡선이 동일하기 때문에 동일한 값의 전류를 가진다.
               
이것은 트랜지스터의 콜렉터전류가 Diode를 흐르는 전류와 같다.

           Diode를 흐르는 전류는 저항전류와 베이스전류의 차이다..
                        ID = IR - IB                           

          동일한 특성곡선을 갖는 Diode이기 때문에 IC=ID가 되므로 다음처럼 쓸수 있다.
   
                    IC = IR - IB      

          Base 전류는 Collectot 전류에 비해 너무나 작기 때문에 근사적으로 다음과 같이 표현할 수 있다.
                 
        IC = IE            

          이 근사는 βdc 가 100 이상일 때는 1% 이내로 정확하다.
         
[그림 1]current mirror라 하는 이것은 콜렉터전류가 마치 거울에 비친 상처럼 흐르는 전류의 반영이기 때문이다. 이는 IR의 값으로 전류원을 만들 수 있다.

        - 개별회로에서는 에미터 다이오드와 똑 같은 다이오드를 구한다는 것은 불가능하지만, 집적회로에서는 일반다이오드와 에미터다이오드의 전류-전압곡선은 거의 정확하게 일치시킬 수가 있다. 이것이 current mirror를 개별회로에서는 거의 사용치 못하고 집적회로에서 사용하는 이유다. 집적회로에서 current mirror가 사용된 것은 콜렉터전류는 어떤 경우에서나 저항을 흐르는 전류와 동일하다.

         외부다이오드는 온도에 따른 변화를 자동적으로 보상해 주기 때문에 보상다이오드라고도 부른다.
         다이오드 곡선이 일치된다는 것은 모든 온도범위에 걸쳐 전압이 일치된다는 의미다.
           
온도가 상승하면 에미터다이오드 양단전압이 거의 2mV/℃고 감소하나 보상다이오드 양단의 전압도 따라서 2mV/℃고 감소하기 때문에 콜렉터전류가 온도상승에 따른 변화를 거의 나타내지 않는다.


<위 그림이 같음을 기억하자.. 이전 그림에 왼쪽과 같은 TR을 볼 수 있었을 것이다.>


     
1. Current Mirror를 갖는 차동증폭기
          에미터 바이어스된 차동증폭기의 차동전압이득은 A=R
C/2re이고,  
          동상전압이득은  
ACM=RC/2RE 이다.
          A를 ACM으로 나누면 동상신호 제거비가 주어진다.

                 
   CMRR = (RC/2re)/(RC/2RE) = RE/re   
          이 식으로부터 RE를 크게하면 할수록 CMRR이 더 좋아진다는 것이 분명해진다.

       1) 전류를 공급하는 꼬리전류


[그림 3]

          매우 큰 등가 RE를 얻기 위해 그림과 같이 꼬리 전류를 생성하는 전류미러를 사용하는 경우가 있다.
          이 회로는 연산증폭기의 첫째단에 사용하는 대표적인 회로이다.
          여기서 전류미러는 차동증폭기의 에미터를 구동하고 있다. Q3를 흐르는 전류는 다음과 같다.

                               
 
          이것이 Q4에 생성되는 꼬리전류의 값이다.
          Q4는 전류원처럼 동작하기 때문에 이상적으로는 무한대의 출력임피던스를 가진다.

          이것은 실제
차동증폭기의 등가 RE가 수백 MΩ이 되고 CMRR이 크게 개선된다.


       2) 능동부하


[그림 4]

          위에서 차동전압이득은 A=RC/2re 으로 유도 하였다.
          이 식에서 R
C를 크게 할수록 차동전압이득은 더욱 커진다.
           
주의 : RC를 너무 크게하면 우측TR이 포화되기 때문에
                        설계시는 정지전압이 V
CC의 거의 반이 되도록 RC를 선정한다.
          예를 들어 콜렉터공급 전압이 +15V이면 +7.5V의 VC가 되는 저항을 선택한다.

          콜렉터전류를 흘려주기 위한 이 R
C값의 제한은 전압이득을 제한시키는 것과 등가가 되는데
             이 문제를 해결하기 위해 능동부하를 사용한다.
           
[그림 4]는 부하저항으로 전류미러를 사용한 회로이다.

         
Q5는 보상다이오드와 같이 동작하므로 매우 낮은 임피이던스를 가지며,
               Q1의 부하는 거의 교류적으로 단락된다.
          반면에
Q6가 PNP전류원과 같이 동작하므로 Q2는 이상적으로 무한대인 등가 RC값을 갖게 된다.
               실제 등가 RC의 값은 매우 큰 값이다.

          결과적으로 차동전압이득은 일반적인 저항을 부하로 갖는 회로보다 능동부하를 갖는 회로에서 훨씬 더 커진다. 이 능동부하방식은 대부분의 연산증폭기에 사용되는 대표적인 부하방식이다.

출처 : http://sohnch.natoo.net

'Study > Circuit Theory' 카테고리의 다른 글

TR 회로 해석  (0) 2007.12.03
Bipolar Transistor  (0) 2007.12.03
기초 트랜지스터  (0) 2007.12.03
전기 회로의 회로 해석  (0) 2007.12.03

Name   Password   Homepage   Secret